Description du Poste
SERMA Ingénierie
recherche pour son
Pôle FPGA , un Ingénieur en
Conception ASIC Analogique (F/H). Vous rejoignez nos équipes spécialisées en conception d’interfaces analogiques et mixtes pour des systèmes embarqués à haute fiabilité (défense, aérospatial, transport). Votre mission consiste à concevoir, implémenter et valider des blocs analogiques et mixtes, de la spécification jusqu’au tape-out, en assurant la qualité physique, électrique et fonctionnelle des designs.
Responsabilités principales
Concevoir des
blocs analogiques
(amplificateurs, PLL, ADC/DAC, référence de tension, régulateurs, etc.) selon les spécifications techniques.
Réaliser l’ implémentation du layout
en respectant les contraintes de précision, de matching, de bruit et de protection ESD.
Effectuer des
simulations électriques
avancées (AC, DC, transient, noise, Monte Carlo) et l’ extraction des parasites
(RC, parasitics) pour garantir la performance post‑layout.
Réaliser la
vérification mixte analog/numérique
(AMS) si nécessaire, en collaboration avec les équipes de vérification numérique.
Valider la
qualité physique
du design par vérification
DRC (Design Rule Check)
et
LVS (Layout vs Schematic) .
Optimiser les
performances
(bande passante, linéarité, consommation, robustesse) et la
reproductibilité
du design en technologie.
Préparer et finaliser le
tape‑out
en coordination avec les équipes de fabrication et de packaging.
Rédiger la
documentation technique
(spécifications, rapports de simulation, procédures de validation, fiches de revue).
Collaborer étroitement avec les ingénieurs
conception numérique ,
vérification
et
intégration système .
Participer aux
revues techniques
(RTL‑to‑GDSII, analog sign‑off, DFT, tape‑out) et documenter les
retours d’expérience
pour améliorer les flux internes.
Prérequis techniques
Maîtrise de la suite
Cadence Virtuoso
: schématique, layout, layout extraction, ADE L, ADE Assembler.
Expérience professionnelle avec les outils de simulation
Siemens EDA
:
SDE ,
Eldo ,
Questa ADMS .
Bonne maîtrise de l’environnement
Linux
et des scripts (Shell, Python, TCL, Perl) pour automatiser les tâches de conception et de validation.
Expérience avec un système de gestion de version :
Git
ou
Cliosoft SWE
(préféré dans les environnements industriels).
Connaissance des
technologies CMOS
(RF, BCD, SOI) et des contraintes de fabrication (matching, layout‑dependent effects, ESD, Latch‑up).
Connaissance des bonnes pratiques de
layout analogique
: guard rings, common centroid, shielding, substrate coupling, etc.
Profil recherché
Vous êtes titulaire d’un diplôme d’ingénieur ou master en microélectronique, électronique analogique ou systèmes intégrés.
Vous justifiez d’une expérience de
3 à 5 ans en conception analogique
et layout ASIC dans un environnement industriel exigeant (aéronautique, spatial, défense, automobile).
Rigoureux, autonome, doté d’un excellent sens de l’analyse et de la documentation.
Anglais technique courant (lu, écrit, parlé) – indispensable pour les outils et la documentation.
#J-18808-Ljbffr
